સ્પષ્ટીકરણ
T5L2 ASIC | T5L2 ASIC એ ઓછી-પાવર, ખર્ચ-અસરકારક, GUI અને એપ્લિકેશન અત્યંત સંકલિત સિંગલ-ચિપ ડ્યુઅલ-કોર ASIC છે જે DWIN ટેક્નોલોજી દ્વારા નાના-કદના LCD અને 2019 માં ઉત્પાદિત માસ માટે ડિઝાઇન કરવામાં આવી છે. |
રંગ | 16.7M રંગો | ||
એલસીડી પ્રકાર | IPS, TFT LCD | ||
વ્યુઇંગ એંગલ | વાઈડ વ્યુઈંગ એન્જલ, લાક્ષણિક મૂલ્ય 85°/85°/85°/85°(L/R/U/D) | ||
ડિસ્પ્લે એરિયા (AA) | 154.21mm (W)×85.92mm (H) | ||
ઠરાવ | 1024*600 | ||
બેકલાઇટ | એલ.ઈ. ડી | ||
તેજ | DMG10600F070_01WTC:250nit DMG10600F070_01WTCZ01:250nit DMG10600F070_01WTCZ02:50nit DMG10600F070_01WN:300nit |
પાવર વોલ્ટેજ | 3.6~5.5V | ||
ઓપરેશન વર્તમાન | 600mA VCC=5V, મહત્તમ બેકલાઇટ | ||
200mA VCC=5V, બેકલાઇટ બંધ |
કાર્યકારી તાપમાન | -10℃~60℃ | ||
સંગ્રહ તાપમાન | -20℃~70℃ | ||
કાર્યકારી ભેજ | 10%~90%RH, 60% RH નું લાક્ષણિક મૂલ્ય |
વપરાશકર્તા ઈન્ટરફેસ | 50Pin_0.5mm FPC | ||
બૉડ્રેટ | 3150~3225600bps | ||
આઉટપુટ વોલ્ટેજ | આઉટપુટ 1;3.0~3.3 V | ||
આઉટપુટ 0;0~0.3 V | |||
આવતો વિજપ્રવાહ (RXD) | ઇનપુટ 1;3.3V | ||
ઇનપુટ 0;0~0.5V | |||
ઈન્ટરફેસ | UART2: TTL; UART4: TTL; (OS રૂપરેખાંકન પછી જ ઉપલબ્ધ છે UART5: TTL; (ઓએસ ગોઠવણી પછી જ ઉપલબ્ધ) | ||
ડેટા ફોર્મેટ | UART2: N81; UART4: N81/E81/O81/N82;4 મોડ્સ (OS રૂપરેખાંકન) UART5: N81/E81/O81/N82;4 મોડ્સ (OS રૂપરેખાંકન) |
પિન | વ્યાખ્યા | I/O | કાર્યાત્મક વર્ણન |
1 | 5V | I | પાવર સપ્લાય, DC3.6-5.5V |
2 | 5V | I | |
3 | જીએનડી | જીએનડી | જીએનડી |
4 | જીએનડી | જીએનડી | |
5 | જીએનડી | જીએનડી | |
6 | AD7 | I | 5 ઇનપુટ ADCs.3.3V પાવર સપ્લાયના કિસ્સામાં 12-બીટ રિઝોલ્યુશન.0-3.3V ઇનપુટ વોલ્ટેજ.AD6 સિવાય, બાકીનો ડેટા 16KHz સેમ્પલિંગ રેટ સાથે વાસ્તવિક સમયમાં UART3 મારફતે OS કોર પર મોકલવામાં આવે છે.AD1 અને AD5 નો સમાંતર ઉપયોગ કરી શકાય છે, અને AD3 અને AD7 નો સમાંતર ઉપયોગ કરી શકાય છે, જે બે 32KHz સેમ્પલિંગ AD ની બરાબર છે.AD1, AD3, AD5, AD7 નો સમાંતર ઉપયોગ કરી શકાય છે, જે 64KHz સેમ્પલિંગ AD ની બરાબર છે;ઓવરસેમ્પલિંગ દ્વારા 64Hz 16bit AD મૂલ્ય મેળવવા માટે ડેટાનો 1024 વખત સરવાળો કરવામાં આવે છે અને પછી તેને 64 વડે ભાગવામાં આવે છે. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | એડી 1 | I | |
11 | 3.3 | O | 3.3V આઉટપુટ, મહત્તમ લોડ 150mA. |
12 | એસપીકે | O | બઝર અથવા સ્પીકર ચલાવવા માટે બાહ્ય MOSFET.પાવર-ઑન નીચા સ્તરે છે તેની ખાતરી કરવા માટે બાહ્ય 10K રેઝિસ્ટરને જમીન પર નીચે ખેંચવું જોઈએ. |
13 | SD_CD | I/O | SD/SDHC ઇન્ટરફેસ, SD_CK 22pF કેપેસિટરને SD કાર્ડ ઇન્ટરફેસની નજીક GND સાથે જોડે છે. |
14 | SD_CK | O | |
15 | SD_D3 | I/O | |
16 | SD_D2 | I/O | |
17 | SD_D1 | I/O | |
18 | SD_D0 | I/O | |
19 | PWM0 | O | 2 16-બીટ PWM આઉટપુટ.પાવર-ઑન નીચા સ્તરે છે તેની ખાતરી કરવા માટે બાહ્ય 10K રેઝિસ્ટરને જમીન પર નીચે ખેંચવું જોઈએ. OS કોરને વાસ્તવિક સમયમાં UART3 દ્વારા નિયંત્રિત કરી શકાય છે |
20 | PWM1 | O | |
21 | P3.3 | I/O | જો બંને IOs સાથે જોડાવા માટે RX8130 અથવા SD2058 I2C RTC નો ઉપયોગ કરી રહ્યાં છો, તો SCL P3.2 સાથે જોડાયેલ હોવું જોઈએ, અને SDA એ P3.3 સાથે 10K રેઝિસ્ટર પુલ-અપ સાથે 3.3V સુધી સમાંતર જોડાયેલ હોવું જોઈએ. |
22 | P3.2 | I/O | |
23 | P3.1/EX1 | I/O | તે એક જ સમયે બાહ્ય વિક્ષેપ 1 ઇનપુટ તરીકે ઉપયોગ કરી શકાય છે, અને નીચા વોલ્ટેજ સ્તર અથવા પાછળની ધાર વિક્ષેપ મોડ બંનેને સપોર્ટ કરે છે. |
24 | P3.0/EX0 | I/O | તે એક જ સમયે બાહ્ય વિક્ષેપ 0 ઇનપુટ તરીકે ઉપયોગ કરી શકાય છે, અને નીચા વોલ્ટેજ સ્તર અથવા પાછળની ધાર વિક્ષેપ મોડ બંનેને સપોર્ટ કરે છે. |
25 | P2.7 | I/O | IO ઇન્ટરફેસ |
26 | P2.6 | I/O | IO ઇન્ટરફેસ |
27 | P2.5 | I/O | IO ઇન્ટરફેસ |
28 | P2.4 | I/O | IO ઇન્ટરફેસ |
29 | P2.3 | I/O | IO ઇન્ટરફેસ |
30 | P2.2 | I/O | IO ઇન્ટરફેસ |
31 | P2.1 | I/O | IO ઇન્ટરફેસ |
32 | P2.0 | I/O | IO ઇન્ટરફેસ |
33 | P1.7 | I/O | IO ઇન્ટરફેસ |
34 | P1.6 | I/O | IO ઇન્ટરફેસ |
35 | P1.5 | I/O | IO ઇન્ટરફેસ |
36 | P1.4 | I/O | IO ઇન્ટરફેસ |
37 | P1.3 | I/O | IO ઇન્ટરફેસ |
38 | P1.2 | I/O | IO ઇન્ટરફેસ |
39 | P1.1 | I/O | IO ઇન્ટરફેસ |
40 | P1.0 | I/O | IO ઇન્ટરફેસ |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | I/O | IO ઇન્ટરફેસ |
46 | P0.1 | I/O | IO ઇન્ટરફેસ |
47 | CAN_TX | O | CAN ઇન્ટરફેસ |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2(OS કોરનું UART2 સીરીયલ પોર્ટ) |
50 | UART2_RXD | I |